×
×

RISC-V給FPGA帶來的新機遇

2020-06-05 13:12:26 來源:EETOP綜合編譯
RISC-V的發展速度比我預期的要快得多。我認為這將給FPGA帶來一個巨大的機會,使其可以更多地蠶食ASIC和ASSP。大多數SoC在通往ASIC的路上都要使用到FPGA,首先使用基于FPGA的仿真或原型設計進行驗證。在ASIC開發的同時,許多SoC項目開始以FPGA的形式發布。而RISC-V可以幫助FPGA推遲甚至取消開發ASIC的計劃。 

 

FPGA公司來說,好消息是生態系統的工作越來越多地由RISC-V開源社區來完成。開發ISA、工具鏈和軟件棧的重任不再落在一家公司身上。將FPGA插入RISC-V生態系統剩下的唯一步驟是將RISC-V核心產品化,用于FPGA并可遷移到ASIC。

RISC-V將改變嵌入式處理器的格局

下一代SoC將在很大程度上依賴定制化的處理器來實現特定領域的架構(DSA),以實現摩爾定律無法再提供的性能和功耗提升。像蘋果、高通和三星這樣的一線公司多年來一直在做這件事,他們擁有龐大的設計團隊和昂貴的架構授權,可以定制ARM處理器。而其他公司則推出自己的硬件加速器,或者將定制指令添加到像ARC和Tensilica這樣的平價處理器內核中。 

對于許多基于邊緣的設備來說,ARM定制化并不是一個經濟實惠的主流選擇。ARC和Tensilica都是專有的ISA,隨著RISC-V橫空出世,它們將無法擴展到業界通用的處理器平臺。 

RISC-V已經成為創新者的首選。它本身就具有低功耗的特點----從一開始就有了一個干凈的起點,它可以用最少的指令集來實現,避免了傳統ISA的臃腫。它的開發考慮到了架構創新--支持16位到128位指令、自定義擴展、多核、多核、多核和硬件加速--它已經成為開發基于硬件的網絡安全系統的第一大ISA。 

ARM的市場霸主地位在未來幾年內都是靠著傳統軟件和在移動領域的壟斷地位來保證的。然而,開源的RISC-V創新浪潮將改變我們所知道的嵌入式處理器的其他領域:

  • 大規模協作將把RISC-V生態系統構建到使專有ISA遭到淘汰

  • MIPS,ARC,Tensilica,MicroBlaze,Nios都會淡出

  • 主要的創新工具將是RISC-V和FPGA

  • 創新浪潮將流向擁有最佳RISC-V支持的FPGA公司

RISC-V具有成為ASIC處理器平臺所需的條件。RISC-V開源社區已經完成了日益強大的RISC-V生態系統工作。值得重復的是--開發ISA、工具鏈和軟件棧的重任不再由一家公司來承擔。將FPGA插入RISC-V生態系統所需的唯一事情就是為FPGA生產且可移植到ASIC的RISC-V內核。 

FPGA的機會

我前面說過,RISC-V可以幫助FPGA激勵推遲甚至取消開發ASIC的計劃,諷刺的是,增加從FPGA到ASIC的發展路徑是增加FPGA收入的機會。讓我們看一個簡單的例子。 

隨著FPGA集成了越來越多的標準組件,如以太網、USB、PCIE、DDR和多核處理器子系統等標準組件的硬核,在向ASIC轉型的道路上,機會成倍增加。而新的應用工作負載要求架構和內存優化超過頻率的新的應用工作負載,使得SoC的性能對可編程邏輯的低速不那么敏感。令人驚訝的是,新的計算結果表明,即使是MCU(微控制器)(標準的現成ASIC SoC)也對運行處理器軟核的FPGA敞開了大門。

在高端的MCU(32/64位處理器,GHz頻率),需要DSA的新的工作負載將消除通用MCU作為一種選擇。下一個選擇是可配置的SoC(cSoC)--具有FPGA可編程邏輯的MCU。如果DSA映射到cSoC,并滿足性能、功耗和成本限制,那么SoC就會從MCU轉到cSoC。

如果沒有,那么下一個選擇是spin ASIC,這將從FPGA原型或仿真開始,因為驗證架構性能的唯一確定的方法就是在硬件上運行應用代碼。在這個過程中,一個意料之外的方案可能是一個通用FPGA,它的處理器軟核能夠提供足夠好的性能。如果通用FPGA符合產品的功耗和成本要求,那么就會從MCU轉到帶有軟核處理器的通用FPGA。 

你可以從下面的表格中看到這些數字是如何計算出來的,其中帶有處理器軟核的通用FPGA使用成本和復雜度更低的解決方案提供了足夠好的性能(場景說明了一個應用,MCU必須被帶有硬件加速器的DSA取代,該硬件加速器可以將90%的工作從通用處理器上卸載,并以10倍的速度執行)。

 

在低端(16位處理器,<100MHz),市場正在推動MCU、FPGA和其他板卡芯片的集成,以提高性能、功耗和成本。FPGA供應商在十年前就以cSoC來應對,雖然許多MCU實現了轉型,但由于成本或系統不適合,其他許多MCU沒有實現轉型。這些剩余的MCU應用將因廉價的FPGARISC-V軟核提供的新自由度而失去市場份額。 

結論

在不久的將來,采用RISC-V內核的FPGA將成為下一代基于物聯網邊緣設備的創新平臺,這是不可避免的。這些設計將從基于FPGA的原型驗證和仿真開始。在這個過程中,很多系統會發現,基于FPGARISC-V的方案可以提供足夠好的性能、功率和成本。我認為所有FPGA供應商都提供RSIC-V軟核產品只是時間問題。這對系統客戶以及FPGA廠商本身都會有好處。 

而在我們談論變化的同時,我們也很有可能看到基于RISC-V的創新也會大量使用云計算。與傳統的仿真器相比,基于FPGA的仿真器可以節省很大的成本,但并不是每個人都能利用這個優勢,因為它很復雜。在云端擁有一個簡化的IoT設備仿真能力--就像AWS-FPGA如何簡化數據中心加速一樣--可以真正改變游戲規則。

  1. EETOP 官方微信

  2. 創芯大講堂 在線教育

  3. 創芯老字號 半導體快訊

相關文章

全部評論

  • 最新資訊
  • 最熱資訊
玩呗麻将牌怎么下载 快乐12助手手机版 江西十一选五基本走势图 重庆福彩农场快乐十分分析 急速赛车漂移 北京快三遗漏数据 二三四五2020年目标价 海南4+1开奖 加拿大快乐8开奖中心 排列五开奖信息 6码倍投表 内蒙古十一选五前三直 福建36选7走势图新出号码 配资网_股票配资平台 江西快3开奖号码走势图 十一选五前三组复式表 山东11选5在线计划免费