×
×

RTL代碼完全免費下載!西部數據推出兩款RISC-V,內核完全免費公開!

2019-12-14 13:35:31 來源:EETOP

西部數據(Western Digital)已在其SweRV微控制器CPU 產品組合中增加了兩個新的處理器內核-SweRV Core EH2和SweRV Core EL2 。并且,與過去的部分保持兼容,該公司已免費向行業提供其寄存器級(RTL)設計,可已完全免費下載使用(文末可下載)。(注:該設計是在Apache 2.0許可下授權的,Apache 2.0許可是一個非常寬松的許可,允許核心免費使用,無論是否進行了修改,許可證的要求相當少,除了要求正確的署名外,唯一值得注意的限制是第三方開發者不能使用西部數據的品牌來標記他們的產品。)。此外,該公司還推出了第一個基于以太網協議的OmniXtend緩存一致性存儲器的硬件參考設計,并將該架構的管理和支持轉移給了Chips Alliance。 

SweRV內核EH2是設計用于微控制器的32位有序內核。它使用9級流水線的2路超標量設計和2路同時多線程功能。從本質上講,EH2是去年推出的EH1的性能增強版本,支持SMT,旨在使用TSMC的16 nm FinFET制造技術制造,以實現最大的PPA(功率,性能,面積)效率。EH2內核應提供6.3 CoreMark/MHz(基于Western Digital的仿真結果),高于EH1情況下的4.9 CoreMark/MHz,使用上述工藝生產時,其尺寸僅為0.067mm²(相比之下,采用28nm的EH1尺寸為為0.11mm²)。SweRV Core EH2可直接采用與EH1相同的應用程序(例如SSD控制器)。

相比之下,SweRV Core EL2的目的最小化,因為它將被用來取代控制器soc中必須盡可能小的順序邏輯和狀態機。EL2是一個32位有序內核,具有1路標量設計和四級流水線。Western Digital期望內核為0.023mm²大,并提供約3.6 CoreMarks/MHz的性能。

Western Digital表示,其所有三個SweRV內核都將在不久的將來用于其各種產品中。同時,將這些核心免費分享給其更多的人,以便更加豐富RISC-V的生態系統。

 

說到生態系統,西部數據發布了其第一款基于以太網兼容架構協議的OmniXtend緩存一致性存儲器的硬件參考設計使芯片的開發人員能夠在他們的設計中實現它。最初,該體系結構可用于將持久性內存連接到CPU,但也可以集成到GPUFPGA和機器學習加速器等組件中。

說到生態系統,西部數字發不了第一個硬件參考設計,它的OmniXtend緩存相干內存基于以太網兼容的fabric協議,使芯片的開發人員能夠在他們的設計中實現它。該參考設計將可從Chips Alliance獲得,后者還將處理OmniXtend協議的進一步開發。

西部數據的這三款RISC-V內核采用了SystemVerilog 實現,目前完整設計代碼已公開,已經可以免費下載,下載方法:

掃碼關注創芯大講堂公眾號,后臺輸入"WD",獲取如下鏈接


  1. EETOP 官方微信

  2. 創芯大講堂 在線教育

  3. 創芯老字號 半導體快訊

相關文章

全部評論

  • 最新資訊
  • 最熱資訊
玩呗麻将牌怎么下载 分分11选五历史开奖 体彩6十1开奖时间查询结果 58二手麻将机出售 福利彩票p62走势图 湖南闲来麻将安卓系统 河南四方麻将下载苹果 贵阳捉鸡麻将必赢辅助器 10分彩骗局步骤 微乐吉林棋牌 极速秒秒彩 股票配资送免费体验金 大发快三走势图预测 上海快3走势图一定 一分十一选五分析软件 上海期货配资网 大圣快点手机下载